



PATENT ABSTRACTS OF JAPAN

(11) Publication number: **62011803 A**(43) Date of publication of application: **20.01.1987**

(51) Int. Cl. **G02B 3/08**
G02B 5/00, G02B 5/04

(21) Application number: **61002663**
 (22) Date of filing: **09.01.1986**
 (62) Division of application: **53042741**


(71) Applicant: **MORI TAKASHI**(72) Inventor: **MORI TAKASHI****(54) OPTICAL DEFLECTION WINDOW PANE PLATE****(57) Abstract:**

PURPOSE: To maintain the indoor and the outdoor privacy by providing in parallel many deflection bodies for constituting a part of a linear concave lens and a linear convex lens on the upper part and the lower part of a transparent window glass, respectively, and making the center part transparent.

CONSTITUTION: Many optical deflection bodies 4aW4d for constituting a part of linear concave lens are formed in parallel on the upper part of a transparent window pane 1. Many optical deflection bodies 2aW2d for constituting a part of a linear convex lens are formed in parallel on the lower part. Also, the center part is made transparent. As for light SO from the upper part of the outside of the window same 1, its direction is varied in a room and it becomes SI, and as for light GO from the lower part of the outside, its direction becomes GI in a room. In this way, a part related to the indoor privacy cannot be from the outside of a room, the privacy of the lower part of the vicinity of the

window is not violated from the inside of a room, as well, and on the other hand, a solar light can be utilized effectively, and it is not obstructed to take a view of an outside scene.

COPYRIGHT: (C)1987,JPO&Japio



⑫ 特 許 公 報 (B 2)

昭62-11803

⑬ Int. Cl.⁴

識別記号

庁内整理番号

⑭公告 昭和62年(1987)3月14日

H 01 P 5/22

7741-5J

発明の数 1 (全7頁)

⑮発明の名称 任意インピーダンス変換比および任意カップリング比を有するカップラ

⑯特 願 昭56-88314

⑰公 開 昭57-204606

⑱出 願 昭56(1981)6月10日

⑲昭57(1982)12月15日

⑳発 明 者 パン・ティン・ホー 米国カリフォルニア州マウンテン・ビュー・ブラザー・アベニュー3371

㉑発 明 者 マイケル・デイビッド・ルービン 米国カリフォルニア州サラトガ・ラーチモント12716

㉒出 願 人 フォード・エーロスベイス・アンド・コミュニケーションズ・コーポレーション 米国48243ミシガン州デトロイト・ビー・オー・ボックス43339ルネサンス・センター300

㉓代 理 人 弁理士 倉内 基弘
審 査 官 清 水 康 志

1

2

㉔特許請求の範囲

1 予め計算されたアドミッタンスを有する4つの導電ブランチを備え、該各ブランチの長さが、カップラの中心動作周波数における波長の1/4の奇数倍に等しく、前記ブランチの第1のブランチが $1/\sqrt{K}$ に等しい標準化アドミッタンスを有し、第2のブランチが $1/(Z\sqrt{K})$ に等しい標準化アドミッタンスを有し、第3および第4のブランチが各々 $\sqrt{1/(ZK) + (1/Z)}$ に等しい標準化アドミッタンスを有し、ここにZはカップラの所望のインピーダンス変換比であり、Kは所望のパワカップリング比である、そして任意のインピーダンス変換能力および任意のパワカップリング能力を有し、パワ分割器およびパワ結合器として使用できることを特徴とする、マイクロ波周波数で動作し得るブランチラインカップラ。

2 前記カップラのブランチが円弧状に彎曲された特許請求の範囲第1項に記載のブランチラインカップラ。

発明の詳細な説明

本発明は、任意のパワカップリング(結合または分割)比で結合するとともに任意のインピーダ

ンスに整合する新規なカップラを採用してマイクロ波周波数の2またはそれ以上の増幅器要素をパワ結合する回路に係る。

従来技術として下記の米国特許がある。

米国特許第3772616号は、インピーダンス整合パワ分割器を開示している。パワ分割比は、本発明と異なりつねに1である。この特許は、本発明におけるようにパワ結合でなく、パワ分割に関してのみ説明している。回路のブランチは、本発明のように彎曲でなく方形である。

米国特許第3516024号は、インピーダンス変換能力をもたずかつ任意のパワ分割または結合比による結合能力をもたないカップラを開示している。

米国特許第3423688号は、種々のカップラを開示しているが、インピーダンス変換を示していない。

米国特許第3654570号は、任意のパワカップリング比を有しないハイブリッド接続装置を開示している。他のインピーダンス値も容認できるとするこの特許の第3コラム、53行の記載を充たすためには、この特許に図示されない追加の部品を使

用せねばならないであろう。

米国特許第4127831号は、50Ω以外のインピーダンスと整合しないカップラを開示している。この特許におけるスタブの機能は、50Ωの帯域幅を拡げることである。

米国特許第4127832号および第4027254号は、インピーダンス変換能力を有しないカップラを開示している。

その他、米国特許第3237130号、第3600707号、第4016503号および第3063026号がある。

本発明は、任意のパワ結合能力および任意のインピーダンス整合能力を備え、マイクロ波周波数で動作するパワカップラ（分割器または結合器）を提供する。

本発明のパワカップラが1対の増幅器要素をパワ結合するのを使用されると、得られた回路の帯域幅は、インピーダンス変換およびパワ結合のため別個の装置を使用する従来技術の回路の約2倍改善される。挿入損失も相当低く、回路の大きさも低減される。

カップラは、もつとも望ましいものは、4つの円弧状に彎曲されたブランチを有するブランチラインカップラであり、これは方形ブランチよりも広帯域幅をもたらす。4つのブランチは、各々、中心周波数において1/4波長の奇数倍である。カップラの出力口は、90°位相がずれている。

カップラのブランチの2つは、 $\sqrt{(Y/k)+Y}$ に等しい標準化アドミッタンスを有する。ここに、 k は所望のパワカップリング比、 Y （インピーダンス Z の逆数）は、電源アドミッタンスに対する負荷アドミッタンスの所望の比である。入力ブランチは $1/\sqrt{k}$ に等しい標準化アドミッタンスを有し、出力ブランチは、 Y/\sqrt{k} に等しい標準化アドミッタンスを有する。

これらの標準化アドミッタンスは、次いで実際のアドミッタンスに、ついで選択された導体の適当な高さおよび幅に変換される。ブランチは、各々、所望の中心動作周波数にて1/4電気波長に等しい長さを有する。

本発明のこれらおよびその他の詳細な目的および特徴は、図面を参照して行なつた以下の説明から一層明らかとなる。

マイクロ波周波数で動作し得るパワ結合されたソリッドステート増幅器の設計においては、各増

幅器要素は、増幅器を従来の50Ω電源インピーダンスおよび50Ω負荷インピーダンスに整合させるため、通常、各端部にインピーダンス整合回路を備える。次いでパワ結合されたソリッドステート

5 増幅回路を形成するように2またはそれ以上の増幅器要素を結合するため、対称の50Ω対50Ωカップラが使用される。結合された増幅器のパワ結合効率は、インピーダンス変換回路損失およびカップラ回路損失により決定される。インピーダンス変換回路損失は、通常インピーダンス変換比の正関数である。インピーダンス変換比が高くなれば高くなるほど、変換回路損失は大きくなる。インピーダンス変換回路損失は、使用される変換回路に依存して0.1dBから0.5dBほどに変化し得る。

15 回路のパワ結合帯域幅は、インピーダンス変換比、カップラの帯域幅、およびソリッドステート増幅器要素の帯域幅により制限される。各増幅器要素の帯域幅も、インピーダンス変換比の強い関数である（インピーダンス比が低くなればなるほど帯域幅も広くなる）。それゆえ、理想的には、回路負荷インピーダンスは、最善の帯域幅および最小の回路損失を得るためには、各増幅器要素の固有のインピーダンスレベルに接近させるべきである。

20 パワソリッドステート装置は活性面積が相当大きいいため、入力インピーダンスおよび出力インピーダンスは、通常、全伝送装置に採用される従来の50Ωより相当小さい。異なる製造者から入手できるFETおよびバイポーラトランジスタを用いて広範囲の評価を行なつたところ、数ワットのパワ出力を有するたいていのパワトランジスタに対して、最適の電源および負荷インピーダンスは通常1~20Ωの範囲にあることが分つた。このような低インピーダンスは、大きい帯域幅をもつ50Ωの装置に整合させるのが難しい。また、高インピーダンス変換比を採用すると、回路の寸法や回路損失を増大させる。

本発明は、パワ増幅器のパワ結合においてインピーダンス変換カップラを使用することにより、パワ結合された増幅器の回路損失や寸法および帯域幅を改善するものである。これらのインピーダンス変換カップラは、任意のインピーダンスと整合でき、同時に任意のパワカップリング比を提供できる。これらのカップラは、同じ設備でパワ分

5

割器として、またパワ結合器として使用できる。装置が 50Ω 以下の電源および負荷インピーダンスを有すると、各装置は各カップラの低インピーダンス部分に直接接続される。本発明の手法を使用すると、増幅器回路の帯域幅は、従来のものに比

加えて、インピーダンス変換カップラの個々のラインまたはブランチインピーダンスは、従来使用された 50Ω 対 50Ω カップラよりも低く、その結果パワ結合回路の損失特性はさらに改善される。

従来技術の回路は、2つの電界効果トランジスタ11および12のパワ結合を示す第1図に例示されている。しかして、各トランジスタは、 10Ω の最適電源インピーダンスおよび 20Ω の最適負荷インピーダンスを有している。この論述の目的のためには、他の形式の増幅器要素に置き代えることもできよう。FET 11のゲートは、インピーダンス回路13を介してカップラ17のポート2に接続される。FET 12のゲートは、インピーダンス変換回路15を介してカップラ17のポート3に接続される。各FET 11および12のソースは接地されている。FET 11のドレインは、インピーダンス変換回路14を介してカップラ18のポート1に接続される。FET 12のドレインは、インピーダンス変換回路16を介してカップラ18のポート4に接続される。入力信号は、カップラ17のポート1に供給される。カップラ17のポート4は、インピーダンス19を介して接地される。カップラ18のポート2は、インピーダンス20を介して接地される。インピーダンス19および20の値は、普通各々 50Ω であり、装置の特性インピーダンスを表わしている。インピーダンス変換回路13、14、15および16の機能は、個々の装置11および12の最適入力および出力インピーダンスを 50Ω に整合させることである。特定の最適インピーダンスを有するFETを試験したところ、これらのインピーダンス変換回路により導入される回路損失は 0.4dB であつた。カップラ17および18は、 0.15dB の追加の損失を生じ、総RF回路損失は 0.55dB となつた。

第2図は、従来技術の欠点を改善する本発明の具体例を示す。第2図の回路においては、インピーダンス変換は、パワカップリング機能と同時に

6

遂行される。FET 11のゲートは、カップラ27のポート2に直接接続される。FET 12のゲートは、カップラ27のポート3に直接接続される。FET 11のドレインは、カップラ28のポート1に直接接続される。FET 12のドレインは、カップラ28のポート4に直接接続される。他の接続は第1図の接続と同じである。別個のインピーダンス変換は全々行なわれないから、回路の寸法は最小に維持される。各カップラによる損失は 0.1dB より少ない。何故ならば、カップラのブランチのインピーダンスは、前よりも低い値に維持されるからである（従来技術の 35Ω に対してクロスブランチの場合 15.81Ω および 22.36Ω ）。それゆえ、全回路損失は 0.20dB で、これは従来

の手法よりも 0.35dB 良好である。

以上の図は、1のパワ結合比およびパワ分割比が所望される場合を例示したが、以下の分析は、任意のインピーダンス変換比および任意のパワカップリング比を兼備するカップラをどのようにして形成し得るかを示している。

本発明のカップラの一般的形式が、第3図に示してある。この図は、任意のカップリング比（分割比または結合比）および任意のインピーダンス整合能力を有する非対称カップラのモデルである。回路は、それぞれポート1、2、3および4として指示される4つのポートを含んでおり、左上で始まり時計方向に進む。ポート1および4は、入力ポートであり、ポート2および3は出力ポートである。ポート1に加えられる信号は、ポート4に加えられる信号に関して逆転でき、ポート2に加えられる信号は、ポート3に加えられる信号に関して逆転できる。何故ならば、カップラは、aおよびcの標準化アドミッタンスを2分する水平線に関して対称であるからである。V1、V2、V3およびV4は、それぞれポート1、2、3および4における電圧比（すなわち無単位値を作るため電圧を1Vで割った値）である。

ポート1は、標準化アドミッタンスbを有するブランチを経てポート2に接続される。ポート4は、標準化アドミッタンスbを有する第2のブランチを経てポート3に接続される。ポート1は、標準化アドミッタンスaを有する第3のブランチを経てポート4に接続される。ポート2は、標準化アドミッタンスcを有する第4のブランチを経

てポート 3 に接続される。

8 1, 8 2, 8 3 および 8 4 は、それぞれポート 1, 2, 3 および 4 と接地間に接続されたインピーダンスである。インピーダンス 8 1 と 8 4 は、通常互に等しく、インピーダンス 8 2 と 8 3 は通常互に等しい。電源インピーダンスは $Z_{81} = Z_{84}$ であり、負荷インピーダンスは $Z_{82} = Z_{83}$ である。ここに Z_n は素子 n のインピーダンスである。

以下の説明は、 a , b および c を、 k すなわちカップラの所望のパワカップリング比と、 Y すなわちカップラの所望のアドミッタンス変換比の関数としてどのように誘導するかを示すものである。

1 の値 (例えば 1 V) を有する入力信号がポート 1 に加えられるものと仮定する。これは、ポート 1 に加えられる値 $1/2$ の信号 + ポート 1 に加えられる値 $1/2$ を有する他の信号 + ポート 4 に加えられる値 $-1/2$ を有する信号 + ポート 4 に加えられる値 $+1/2$ を有する信号に等価である (第 4 図 20 参照)。

第 5 図は、第 4 図の回路の 2 つの回路への等価的変換を示す。第 1 の回路 (第 5 A 図) は、ポート 1 に $1/2$ の信号が加えられ、ポート 4 に $1/2$ の信号が加えられている。第 2 の回路 (第 5 B 図) 25 は、ポート 1 に $1/2$ の信号が加えられ、ポート 4 に $-1/2$ の信号が加えられている。第 5 A 図の回路は、標準化アドミッタンス a および c を分離する仮想水平線を引き、インピーダンス Z' がこの線に沿って無限大であり Y' が 0 であるようにした 30 点を除き第 4 図の回路と同じである。この線は、回路を上部 9 1 とこれと等価な下部 9 2 に分割している。

同様に、第 5 B 図の回路は標準化アドミッタンス a および c を分離する仮想水平線を引き、イン 35 ピーダンス Z' がこの線に沿って 0 でありアドミツ*

*タンスが無限大であるようにした点を除き第 4 図の回路に等価である。この線は、図に示されるように、回路を上部 9 3 とそれと等価な下部 9 4 に分割している。

5 R 1 は、値 1 を有する信号に対して第 5 a 図の入力ポートに反射される電圧比であり、したがって第 5 A 図のポート 1 および 4 の各々に $1/2 R_1$ が反射される。T 1 は、値 1 を有する信号に対して第 5 a 図の出口ポートに伝達される電圧比であり、したがって第 5 A 図のポート 2 および 3 の各々に $1/2 T_1$ が伝達される。R 2 は、値 1 を有する信号に対して第 5 B 図の入力ポートに反射される電圧比であり、したがってポート 1 に $1/2 R_2$ が反射され、第 5 B 図のポート 4 に $-1/2 R_2$ が反射される。T 2 は、値 1 を有する信号に対して第 5 B 図の出力ポートに伝達される電圧比であり、したがって第 5 B 図のポート 2 に $1/2 T_2$ が伝達され、第 5 B 図のポート 3 に $-1/2 T_2$ が伝達される。それゆえ、次のことが分る。

$$V_1 = \frac{1}{2} (R_1 + R_2) \quad (1)$$

$$V_2 = \frac{1}{2} (T_1 + T_2) \quad (2)$$

$$V_3 = \frac{1}{2} (T_1 - T_2) \quad (3)$$

$$V_4 = \frac{1}{2} (R_1 - R_2) \quad (4)$$

L を第 4 図の 4 つのブランチライン a , b , c , d の各々の電気長に等しいとする。かくして、第 5 A 図および第 5 B 図において、標準化アドミッタンス b の長さは各々 L であり、標準化アドミッタンス a および c の残りの長さはいずれも $L/2$ である。 λ は中央動作周波数の波長である。M 1 を回路 9 1 の ABCD マトリックスとする

$$M1 = \begin{pmatrix} 1 & 0 \\ j a \tan \frac{\pi L}{\lambda} & 1 \end{pmatrix} \begin{pmatrix} \cos \frac{2\pi L}{\lambda} & \frac{j}{b} \sin \frac{2\pi L}{\lambda} \\ j b \sin \frac{2\pi L}{\lambda} & \cos \frac{2\pi L}{\lambda} \end{pmatrix} \begin{pmatrix} 1 & 0 \\ j c \tan \frac{\pi L}{\lambda} & 1 \end{pmatrix} \quad (5a)$$

M 2 を回路 9 3 の ABCD マトリックスとする と、

9

10

$$M2 = \begin{pmatrix} 1 & 0 \\ -j\cot \frac{\pi L}{\lambda} & 1 \end{pmatrix} \begin{pmatrix} \cos \frac{2\pi L}{\lambda} & \frac{j}{b} \sin \frac{2\pi L}{\lambda} \\ j\sin \frac{2\pi L}{\lambda} & \cos \frac{2\pi L}{\lambda} \end{pmatrix} \begin{pmatrix} 1 & 0 \\ -j\cot \frac{\pi L}{\lambda} & 1 \end{pmatrix} \quad (5b)$$

ブランチャインカップラの各導体の良好な長さは1/4波長である。それゆえ、 $L = \lambda / 4$ とすると、

$$M1 = \begin{pmatrix} -\frac{C}{b} & \frac{j}{b} \\ -\frac{jac}{b} + jb & -\frac{a}{b} \end{pmatrix} = \begin{pmatrix} A1 & B1 \\ C1 & D1 \end{pmatrix} \quad (6)$$

同様に

$$M2 = \begin{pmatrix} \frac{c}{b} & \frac{j}{b} \\ -\frac{jac}{b} + jb & \frac{a}{b} \end{pmatrix} = \begin{pmatrix} A2 & B2 \\ C2 & D2 \end{pmatrix} \quad (7)$$

こゝでABCDマトリックスの定義から回路 9 1 20 について下式を得る。

$$\begin{pmatrix} E_{in} \\ I_{in} \end{pmatrix} = \begin{pmatrix} A1 & B1 \\ C1 & D1 \end{pmatrix} \begin{pmatrix} E_{out} \\ I_{out} \end{pmatrix} \quad (8)$$

こゝに、 E_{in} は入力電圧、 I_{in} は入力電流、 E_{out} は出力電圧、そして I_{out} は出力電流である。それゆえ、

$$\begin{aligned} E_{in} &= A1 \cdot E_{out} + B1 \cdot I_{out} \\ &= (A1 + B1 \cdot Y_{out}) E_{out} \\ I_{in} &= C1 \cdot E_{out} + D1 \cdot I_{out} \\ &= (C1 + D1 \cdot Y_{out}) E_{out} \end{aligned} \quad (9) \quad 30$$

こゝに、 Y_{out} すなわち出力アドミッタンスは I_{out}/E_{out} に等しい。電源インピーダンスを系の特性インピーダンスに対して標準化すると、電源インピーダンスは1であり、出力アドミッタンス Y_{out} は Y 、すなわちカップラの所望のアドミッタンス変換比に等しい。入力インピーダンス Z_{in} は次式のようになる。すなわち、

$$Z_{in} = \frac{E_{in}}{I_{in}} = \frac{A1 + B1 \cdot Y}{C1 + D1 \cdot Y} \quad (11) \quad 40$$

伝送線の理論から反射電圧比の定義にしたがえば、

$$\begin{aligned} R1 &= \frac{Z_{in} - 1}{Z_{in} + 1} \\ &= \frac{(A1 - D1 \cdot Y) + (B1 \cdot Y - C1)}{(A1 + D1 \cdot Y) + B1 \cdot Y + C1} \end{aligned} \quad (12)$$

10 伝達電圧比 $T1$ の定義から、

$$T1 = \frac{E_{out}}{E_{in}} = \frac{1}{A1 + B1 \cdot Y} = \frac{b}{jY - c} \quad (13)$$

同様に、

$$15 \quad R2 = \frac{(A2 - D2 \cdot Y) + (B2 \cdot Y - C2)}{(A2 + D2 \cdot Y) + (B2 \cdot Y - C1)} \quad (14)$$

$$T2 = \frac{1}{A2 + B2 \cdot Y} = \frac{b}{jY + c} \quad (15)$$

完全な整合および完全な隔絶のためには、 $V1$ および $V4$ は0に等しくなければならない。それ

ゆえ、 $R1$ は0に等しく、式12から

$$A1 - C1 + (B1 - D1) Y = 0 \quad (16)$$

$$-c - jb^2 + jac + (j + a) Y = 0 \quad (17)$$

$$aY - c + j(Y + ac - b^2) = 0 \quad (18)$$

$$aY - c = 0 \quad (19)$$

$$25 \quad Y = b^2 - ac \quad (20)$$

こゝで、式(2)および(3)から

$$V2 = \frac{1}{2} (T1 + T2) = \frac{-jbY}{c^2 + Y^2} \quad (21)$$

$$V3 = \frac{1}{2} (T1 - T2) = \frac{-bc}{c^2 + Y^2} \quad (22)$$

理想的カップラを得るためには、ポート 4 に現われるパワは0に等しくなければならない。何故ならば、全入力パワはポート 2 および 3 に現われるからである。かくして、1の標準化入力パワに対しては、

$$Y |V2|^2 + Y |V3|^2 = 1 \quad (23)$$

$$\frac{b^2 \cdot Y^3}{(c^2 + Y^2)^2} + \frac{b^2 \cdot c^2 \cdot Y}{(c^2 + Y^2)^2} = 1 \quad (24)$$

$$Yb^2 = (c^2 + Y^2) \quad (25)$$

40 カップラの所望のパワカップリング比 k は、ポート 2 におけるパワ対ポート 3 におけるパワの比である。

$$k = \frac{|V2|^2}{|V3|^2} = \frac{Y^2}{c^2} \quad (26)$$

11

かくして、

$$c = Y / \sqrt{k} \quad (27)$$

式19および20の置換により

$$a = 1 / \sqrt{k} \quad (28)$$

$$b = \sqrt{(Y/k) + Y} \quad (29)$$

以上、標準化アドミッタンス a , b , c を、所望の任意のパワ分割比 k および所望の任意アドミッタンス変換比 Y の関数として特定した。これらの標準化アドミッタンスを式により実際のアドミッタンス (= 標準化アドミッタンス) (電源アドミッタンス) に、ついで特定の導体に対する物理的ジメーションに変換することは直線的な仕事である。1977年5月発行のMicrowavesの174頁以下のボールおよびトリヴェディの“マイクロストリップの設計案内”と題する論文を参照されたい。15

このようにして形成された回路は、広範囲の周波数に対してきわめて満足に働く。中心周波数にて、ポート2および3間の位相差は正確に90°であり、カップラの電圧定在波比は正確に1対1である。これらのパラメータは、周波数が中心周波数からずれるから若干偏位する。

カップラを出来るだけ広帯域にするには、カップラの4つのブランチを構成する4つの導体の各々を円弧状に彎曲させるのが望ましい。これは第6図に示されているが、この図は、50Ω出力負荷インピーダンスと16Ω入力インピーダンスを有するCバンドハイブリッド (すなわち $k=1$) カップラの線図である。2つの出力ポート (ポート2および3) 間の隔絶は、28dBより良好であつ

12

た。2つの出力ポート間のカップリング変動は0.13dBより小さく、中央帯域挿入損失は0.10dBであつた。カップラの測定された性能は、理論的計算に綿密に対応していた。第6図に図示された5

カップラを使つて完全なパワ結合FET増幅器が設計製造された。

これらの試験結果を従来の手法により得られたものと比較すると、インピーダンス変換カップラは、増幅器帯域幅および増幅器パワ出力が相当改善されたことが分つた。

以上の説明は、好ましい具体例の動作を例示するものであり、本発明を限定するものでない。技術に精通したものであれば、特許請求の範囲から逸脱することなく種々の変更をなし得ることは明らかであろう。

図面の簡単な説明

第1図は従来回路の回路図、第2図は本発明のパワ結合回路におけるインピーダンス変換カップラの回路図、第3図は本発明のインピーダンス変換カップラの概略モデル、第4図は第3図に示される回路に等価な回路の回路図、第5Aおよび5B図は第4図に図示される回路に等価な回路の回路図、第6図は本発明の教示にしたがつて構成されたブランチラインカップラの線図である。

11, 12: FETトランジスタ、13~16: インピーダンス変換回路、17, 18, 27, 28: カップラ、19, 20: インピーダンス。

